Nors dauguma išmaniųjų telefonų mikroschemų rinkinių buvo gaminami naudojant 7 nm technologiją, „Unisoc“ neseniai pristatė pirmąjį pasaulyje 6 nm mikroschemų rinkinį, kurį TSMC pagamino naudojant ekstremalią ultravioletinę litografiją (EUVL). Tačiau nedaug atsilieka ir kitos įmonės.
„Samsung“, antras pagal dydį pasaulyje mikroschemų rinkinių gamintojas TSMC, jau pradėjo masinę EUV (Extreme Ultraviolet) mikroschemų rinkinių gamybą naudojant 6 nm ir 7 nm technologijas. Dabar bendrovė paskelbė, kad planuoja pradėti masinę 5 nm mikroschemų rinkinių gamybą.
Bendrovė taip pat pridūrė, kad ji ir toliau investuos į pažangius procesus, taip pat į 3 nm GAN procesą. Hwaseonge, Pietų Korėjoje, įsikūrusioje Samsung V1 gamykloje bus statoma gamyba. Tai speciali įranga, naudojanti naujausias technologijas, galinti gaminti lustų rinkinius iki 3 nm.
Yra pranešimų, kad „Google“ bendradarbiauja su „Samsung“, kurdama savo „Exynos“ mikroschemų rinkinį, kuris turėtų pasirodyti šiais metais. Tikimasi, kad 5 nm mikroschemų rinkinys turės aštuonių branduolių procesorių, sudarytą iš dviejų Cortex-A78 branduolių, dviejų Cortex-A76 branduolių ir keturių Cortex-A55 branduolių.
Grafika pasirūpins iš anksto nepaskelbtas Mali MP20 GPU, pagrįstas Borr mikroarchitektūra. Taip pat teigiama, kad vietoj „Samsung“ yra „Google“ „Visual Core“ tiekėjas ir NPU.
Prieš porą mėnesių buvo pranešta, kad „Samsung Electronics“ puslaidininkių padalinys laimėjo sutartį dėl naujų gamybos "Qualcomm 5G lustai. Tai yra didelis postūmis įmonei, nes ji siekia konkuruoti su TSMC.
Siekdama įgyti pranašumą prieš konkurentus, „Samsung“ turėjo pradėti masinę 3 nm mikroschemų rinkinio gamybą nuo 2021 m., tačiau panašu, kad bendrovė dabar yra priversta atidėti šio naujo proceso gamybos paleidimą iki 2022 m., daugiausia dėl COVID-19. protrūkis.
Pranešama, kad koronavirusas neleido „Samsung“ užbaigti suplanuotos įrangos naujoms gamybos linijoms įrengimo. „Samsung“ 3 nm procesas pagrįstas „Gate All Around Technology“ (GAAFET), o ne „FinFET“. Apskaičiuota, kad bendras silicio dydis sumažės 35 procentais ir sunaudos apie 50 procentų mažiau energijos.
Jis taip pat užtikrina tą patį energijos suvartojimą ir 33 % didesnį našumą, palyginti su 5 nm FinFET procesu. GAAFET dizainas skiriasi nuo FinFET konstrukcijos tuo, kad yra pastatytas aplink keturių pusių kanalo užtvarą, kuris sumažina galios nuotėkį ir pagerina kanalo valdymą.
